PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-072583

(43) Date of publication of application: 06.03.1992

(51)Int.CI.

G01R 31/28 G06F 11/22

(21)Application number : **02-234956**

(71)Applicant : **RICOH CO LTD**

(22)Date of filing:

04.09.1990

(72)Inventor: KADOWAKI YUKIO

(30)Priority

Priority number: 02124658


Priority date: 15.05.1990 Priority country: JP

(54) TEST SCAN CIRCUIT DEVICE

(57)Abstract:

PURPOSE: To ensure latching by transferring data held by a master side latch to a slave side latch by means of raising of a data transfer clock at the time when there is no effect of clock skew.

CONSTITUTION: One scan register comprises the respective clocks of normal scan and data transfer and a plurality of circuits each of which outputs scan data and the like in response to a scan disabling signal or a clock selecting signal. Plural stages of scan registers comprise a scan data output terminal 32 connected to the scan data input terminal of the multiplexer of the scan register of the next stage. Data held by a master side latch at time B is transferred to a slave side latch at time C by raising the data transfer clock to 1 at the time C when there is no effect of clock skew. A master side gate 5 is turned off at the time B and scan data transferred by the multiplexer 4 is made to flow to the slave side, preventing destruction of test vector. Generation of shift fault due to clock skew can thus be avoided irrespective of how the circuit of the scan register is arranged.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

198日本国特許庁(JP)

⑪特許出顧公開

母公開特許公報(A) 平4-72583

Dint. Cl. 5

総別記号

· 庁内整理番号

❸公開 平成4年(1992)3月6日

G 01 R 31/28 G 06 F 11/22

360 P

9072~5B

G 01 R 31/28

審査請求 未請求 弱求項の数 3 (全14頁)

母発明の名称

テスト用スキヤン回路装置

頭 平2-234956 ②狩

願 平2(1990)9月4日 邻环

優先権主張

劉平 2(1990) 5月15日30日本(JP)30特願 平2−124658

②発 明

東京都大田区中馬込1丁目3番6号 株式会社リコー内

東京都大田区中馬込1丁目3番6号 砂出 M 株式会社リコー

弁理士 膏 山 倒代 理 人 外1名

- (. 発明の名称
- チスト用スキャン回路後度
- 2. 特許顕求の範囲
- (1)連常データ保守とスキャンデータ保号との いずれかを第1の制御信号にて選択する第1の道 祝季段と、

上記第1の退货手段の出力信号が供給されるマ スタ劇のラッチ回路と、

ノーマルクロックとスキャンクコックとのいず れかを煮2の制御信号にて屋沢し上記マスタ側ラッ テ回路へ送出する第2の選択手段と、

上記載2の遺貨手段が送出する第1のクロック 信号と転送用クロック信号との論理論にて第2の クロック信号を発生する第2クロック信号発生部

マスタ関ラッチ回路の出力信号が供給され、上 記集2のクロック信号にて動作するスレーブ測ラッ で国路と、を得えたことを特徴とするテスト用ス キャン回路装置。

- (2)上記マスタ関ラップ回路は、上記第1の選 板手段にて選択されるデータによって通常動作時 に専属期にセット又はリセットの育動、無効が決 定され、上記スレーブ飼ラッチ回路はテスト制御 信号によって非同期セット又はリセットの有効、 一度効が決定される、請求項] 記載のテスト用スキャ ン回路装置。
- (3) 通常データ信号とスキャンデータ借号との いずれかを乗しの前御房母にて選択する際!の通 枳ヂ段と、

上記第1の選択手段にて選択されるデータによっ て通常動作時に非同期にセット又はリセットの斉 効、無効が決定されるマスタ削ラッチ回路と、

ノーマルクロックとスキャンクロックとのいず れかを第2の餌御原号にで選択し上記マスタ働ラッ ナ回路へ送出する第2の選択手段と、

Dラッチ回路にて構成され伝送用グロックにて 動作するスレーブ側ョッチ回路と、を考えたこと **心特徴とするテスト用スキャン回路後置。**

3. 発明の評略な説明

特閉平4-72583 (2)

[建業上の利用分野]

本色明は、大便快集体回路(しらじ)のテストを 行うスキャン回路装置に儲する。

【位果の技術】

LSIのプロセス上の欠陥を発见しLSIの良 否を判断するために、LS(内に接成されている 内部レジスタにテスト用のスキャンデータを供給 可能としたテスト府スチャン回路装置は、従来第 13回に示すように、フリップフロップ回路にお けるデータ人力部分とクロッグ信号入力部分とに マルチプレクテを登け、通常動作時は通常時のク ロック信号と通常時の人力データを選択し、スキャ ン時にはスキャンクロック合号とスキャンデータ とを選択する。これらの選択はテストコントロー ル信号にて行なわれる。又、フリップフロップ回 路に非同期のセット又はリセット又はその両方が 設けられている場合には、セット又はリセット信 号入力場子の前段にゲートを設け、テストコント ニル信号によって通常状態ではセットやリセット 宿母が有効になり、スキャン的やテスト時にはセッ トやリセット信号が無効になるようにしている。 又、ラッチャルに関しては、過気動作時度用するラッチをマスター側として、スキャン用にスレーブラッチを追加したものを使用し、一つのフリップフロップ回路のスキャンデータ出力Soutが他のスキャン回路のスキャンデータ入力Sioに接続され、テスト時には一つのシットンジスタとして動作させていた。

さらに第9図を参照し詳細に説明する。マルケプレクサ400には、通常動作時におけるクロック語号であるノーマルクロック語号とが供給され、通常動作時とデスト時におけるスキャンクロック語号とが供給され、通常動作時とデスト時とを切り替えるデストが配信号が供給されることでマルナプレクサ400は上記のいずれかのクロック信号を選択しこれを造出する。

このようなマルナブレクサ400の出力例は、 インパータ2に壊壊され、選択されたタロック信号のレベルが反転した反転クロック信号(図内で はずにて示す)がインパータ2より退出され、又、

インパータ2の出力側はインパータ3に接続され 選択されたタロック信号(図内ではタにて示す)が インパータ3より送出るれる。

一方、マルチプレクサ401には、連常動作時 における人力データであるノーマルデークと、テ スト時における入力が一夕であるスキャンデータ とが供給され、通常動作的とテスト時とを切り替 えるテスト制御信号が供給されることでマルテブ レクサ401は上足のいずれかのデータを選択し これを送出する。このようなマルチプレクサ40 1の出力側は、ローナクティブなトランスミッショ ンゲート5に接続され、トランスミッションゲー ト5の出力倒はハイアクティブなトランスミッシュ ンゲール6及びインパータ10に接続される。イ ンパータ10の出力倒は次段のハイアクティブな - トランスミッションゲート?に接続される。一方、 トランスミッションゲート8の出力側はインバー ター1、インパータ10七介してトランスミッショ ンゲート6の人力製に接続される。尚、上記のト ランスミッションゲート5.6、インパータ10.

!」にてラッチ回路を構成しており、トランスミッ ションゲート5のディスエイブル指子及びトラン スミッションゲート6のイネイブル暗子には、上 述した選択されたグロック信号が供給され、トラ ンスしゅションゲート5のイギイブル帽子及びと ランスしッションゲートSのディスエイブル端子 には、上述した連択されたグロック信号が反転さ れた反転グロック個母が供給される。よって、上 記りロック店母がOのときにはトランスミッショ ンゲート5がオン状態、トランスミッションゲー ト6がオフ状態となりマルチプレクサ40しが遊 出するデータをインパータ10を介してトランス ミッションゲートでに送出する。一万、上記クロッ ク沼母がLのときには、トランスミッションゲー ト5がオフ沃恵、トランスミッションゲートBが オン状態となり、上記クロック信号が1に変化す る直前にトランスミッションゲートろより送出さ れていたデータがトランスしゅションゲート6、 インパータトリ、1 1にて構成される国路部分に

て保持される。

特別平4-72583 (3)

トランスミッションゲート7の出力側は、ニーアクティブなトランスミッションゲート9に接続されるとともにインパータ!8七介して通常動作時において出力データが送出されるデータ出力端子31に接続され、又、インパータ!3及び!5年介して通常動作的において反転された出力データが送出される反転データ出力端子30に接続される。又、インパータ!3の出力側は、テスト動作時における出力データを送出するテスト降データ出力端子32に接続される。

トランスミッションゲート9の出力側はインパーター4.13を介してトランスミッションゲート9の人力側に接続される。又、トランスミッションゲート7のイェイブや端子及びトランスミッションゲート9のディスエイブル準子には上途したノーマルタロック信号おいはスキャンクロック信号が供給され、トランスミッションゲート7は上記のいずれかのクロックに号がして観音なり、トランスミッションゲート9は上記のいずれかのクロッ

ク信号が0の場合にオン状態、上記信号が1の場合にオン状態となる。

よって、マルチブレグサくり1より送出されるノーマルデータあるいはスキャンデータは、上記クロック信号が0のとき場合にトランスミッションがート5を選過し、次に上記クロック信号が1の状態に変化したとき保持されているデータがトランスミッションゲート7を通過しインバータ16を介してデータ出力端子31へ送出される。そして次に上記クロック信号が0の状態にあるときには各出力端子31ないし22は現データを出力し続ける。

以上説明した図路構成にて一つのスキャンレジスタを構成しており、上述したようにこのようなスキャンレジスタのテスト時データ出力端予32 が次段のスチャンレジスタのスキャンデータ入力に接続されることで、複数段のスチャンレジスタ が構成され供来のテスト用スキャン図路装置を解

成する。このようなテストスチャン回路低級にお けるチスト鉄の動作を以下に短明する。

テスト動作を行わせるためにテスト制御信号の 信号レベルを1にすることによって、マルナブレ クサミロのはノーマルクロック信号の餌給を遮断 しスキャンクロック区号を通過させ、マルナプレ クサ40【はノーマルデーを入力を遮断しスキャ ンデータを連絡させる。したがってマルチプレク サ40!を介して供給されるスキャンデータは、 マルチプレクサく00を介して供給されるスキャ ンクロック部号に厨頭して顔次シフトされる。そ して第10回a.cに示すように、略刻(しにおけ るスキャンクマック信号の立上りにてスキャンデ ータがすべてのスキャンレジスタにラッチされた とする。この時点よりデスト用スキャン回路装置 より遊出される信号がスチャンにより外部より与 えるれたデータとなるのでテストが開始をれる。 このテスト結果をテスト用スキャン回路装置にラッ チするために、第10回 bに原すように時刻 t2 から13の間、テスト制即信号の信号レベルを①

ともノーマルデータがスキャンレジェタに供給されるようにする。そしてテスト結果ゲークがナスト用スキャン回路に入力された後、第 L O 図 b.c に示すように時刻しるにてテスト制度信号の信号レベルをしにするととしに固動にスキャンクロック信号を J に立上げこのテスト結果ゲータをラッナする。この後、供給されるスキャンクロック信号に同期してチストを出るのは、このとき次の新元なスキャンゲータがエキャンクロック信号に同期して外部より供給される。以上の動作を凝り返しテストを進めていく。

【発明が解説しようとする課題】

上述のように、スキャンデータをスキャンする場合には従来スキャンクロック信辱のみにて行う。このようなシフト動作を行う場合には、各チスト用スキャン回路に供給されるスキャンクロック医母においてクロックスキューと呼ばれる位得のずれの時間遊を小さくしなければならない。上記時間豊が大きい場合には、スキャンデータをスキャ

特閒平4-72583 (4)

ンさせていくとを、スキャンデータが段壊される可能性があるという関題点がある。例えば、第1 1 国に示すようにスキャンレジスタ200のテスト時データ出力端子200aが他のスキャンレジスタ20iのスキャンデータ人力に接映されているが、ゲートアレイなどにて自動配置を線を行った場合など、距離的に両レジスタ200.201が大きく離れる場合がある。このような場合に、スキャンレジスタ200.201の各スキャンクロック信号人力機子へ保険されるスキャンクロック信号において高」2回に示す人点、8点におけるように位相がずれ、上述したクロックスキューが発生する場合がある。

アスト時にスキャン動作を行うときにスチャンクロック信号の立上りにて前段のスキャンレジスタが避出するスキャンデータをラッナすることによってソフト動作を行うが、上述したようなクロックスキューが免亡することにより前段のスキャンレジスタに供給されるスキャンでロック信号の方が譲収のスキャンレジスクに供給されるスキャン

クロック信号よりも早く立上ると、前取のスキャンレジスタのスキャンデータをラッテする前に前 級のスキャンレジスタが送出するスキャンデータ が変化してしまうことになり、正常なシフト動作 ができなくなるという問題点が生じる。

文、従来のスキャン国路では、上述したように セットやリセット電子付きの国路についてはテスト別都信号を使用して通常動作的はセットでリセットを有効にし、スキャン及びテスト時はセットを無効にしていた。即ち、スキャン及びテスト時はレジスタに入力される前に整制的に立断されていることになる。そのため、スキャン及びテスト時にはセット信号やリセット得号の可能がテストは通常では、という問題点があった。 きい換えると、セット信号やリセット 借号の可能発生は0であった。よってこれらのほかあった。また明はこのような断盟点を経決するためになる。

本見明はこのような断温点を解決するためにな まれたもので、前段のスキャンレジスタが選出す

るスキャンデータを後段のスキャンレジスタが確 克にラッチでき、又、セット又はリヤット信号も スキャン万法によりテストすることができるテス ト用スキャン回路装置を提供することを目的とす る。

[課題を解決するための手段とその作用]

本発明は、通常データ信号とスキャンデータ信号とのいずれかを新]の創御信号にて選択する第]の選択手段と、

上記簿]の選択手段の出力信号が供給されるマ スタ駅のラッチ回路と、

ノーマルクロックとスキャンクロックとのいず れかを第2の制数信号にて選択し上記マスク明ラッ テ回答へ送出する第2の選択手段と、

上記求文の選択手段が遊出する第1のクロック 信号と転送用クロック信号との論理観にて第2の クロッタ信号を発生する第2クロック信号発生部

マスク刺ラッチ回路の出力信号が供給され、上 記第2のクロック信号にて動作するスレーブ例ラッ

チ回路と、を増えたことを特徴とする。

このように様成することで、第2クロック信号 発生部は、第1のクロック信号と転避用クロック 信号との治理数にで第2のクロック信号を売出す をので、クロックスキューが大きくても終動作し ないようにアータの取り込みができるように作用 する。

又、非同期にセット又はリセットが行える上記マスタ例のッチ回路及びスレーブ側をッチ回路は、 スキャン時には両ラッチ回路がセット又はリセットを援効とでき、テスト時にはマスタ側がセット 又はリセットを有効とできるように作用する。

さらに本発明は、通常アータ信号とスキャンデータ信号とのいずれかを第1の創御信号にて選択 する第1の選択手段と、

上記集 | の選択手段にて選択されるデータによって通常動行時に非同期にセット又はリセットの育功、振効が決定されるマステ創ラッテ回路と、

ノーマルクロックとスキャンクロックとのいず れかを第2の制知信号にて通訳し上記マスタ削りっ

特開平4-72583 (5)

チ回路へ送出する第2の選択手段と、

Dラッチ回路にて構成され転忌用クロッグにて 動作するスレーブ劇ラッチ回路と、を構えたこと を特徴とする。

このように構成することで、スレーブ刺ラッチ 回路は、ラッチセルに対してもスキャン方法でデ ストできるように作用する。

[宝烧例]

本発明のチスト用スチャン回路装置の一貫施門 を示す第1回a, b. sにおいて、第9回に示される 講成部分と同じ構成部分については同じ符号を付 し、その説明を省略する。

通常動作時におけるクロッタ信号であるノーマ ルクコック信号と、テスト時におけるクロック信 考であるスキャンクロッタ信号とが段齢され、通 常動作時とデスト時とを切り替えるクロック選択 信号が供給されることでマルテプレクサーは、上 記のいずれかのクロック信号を選択してれを送出 する。例えばクロック選択指号の信号レベルが () のときマルチプレナサーはノーマルクロック信号

を選択しこれを送出し、上記信号レベルが1のと **きマルチプレクサーはスタャンクコック信号を選** 択しこれを逸出する。

このようなマルチプレクサーの出力関は、第1 図aに承すように、インパータ2を介して反転ク ロック信号出力に接続され、インパーダ2の出力 倒はインパータ3も介してグロック信号出力に投 続される。このようにインパータ2及び3にて内 節クロック信号であるグロッグ信号(図内では¢ にて示す)及び反転クロック信号(図内では可にて 示す)を作放している。

通常動作時における人力データであるノーマル ダータと、テスト時における入力データであるス キャンデータとが供給され、通常動作時とテスト 時とを切り替えるスキャンイネイブル信号が供給 されることでマルチブレクサイは上記のいずれか のデータを選択しこれを遊出する。例えば、スキャ ンイネイブル信号の信号レベルが〇のときマルチ プレタサルはノーマルデータを選択しこれを送出 し、上記信号レベルが1のときマルチブレクサチ

はスチャンデータを選択してれを送出する。

第1図 6に示すマルチプレクサ4の出力側は、 舞9回に示す従来のテスト用スキャン回路装置と 同様にトランスミッションゲート5.6並びにイ ンパーク!0、11にで構築されるマスター側の サッチ団絡に接続され、又、インパーク10の出 力餌はトランスミッションゲート?に接続される。

トランスミッションゲートでの出力例は、詳細 装述するデータ製造用グロック信号の信号レベル がしのときにマン状態、上記信号レベルがCのと 告にオフ状態となるハイアクティブなトランスモッ ションゲート8に浸砂され、トランスしゅション ゲート8の出方側は従来例と同様にインパーク! 3及びし6並びにトランスミッションゲート9に 接続されるとともに、上記データ転送用クロック 信号の信号レベルがOのときにサン状態、上記信 号シベルが1のときにオフ状態となるローアクティ ブなトランスミッションゲート12に接続される。

トランスミッションゲート9の出力側は、従来 例と節後にインパーター4に接触され、又、トラ

ンスミッションゲートト2の出力創に接続される。

チスト時にL51の外部に設けられるチスト用 のクロック発生破壁より送出されるデータ転送用 グロック信号が鉄路まれるインパータしては、頬 1図 c に示すように、データ転送解皮転りに 🗸 ク信号出力に接続され、さらにインパータしての 出力側はインパータ」8を会してデータ転送消々 ロッタ信号出力に接続される。このようなダータ 転送用ナロック信号(図内ではまだて示す)は、上 並したトランスミッションゲート8のイネイブル 幼子及びトランスミッションゲート12のディス エイブル端子に戯絵され、デーク転送層反転クロッ ク信号(図内では正にて示す)は、上述したトラン スミッションゲートるのディスエイブル端子及び トランスミッションゲート12のイネイブル端子 に供給される。尚、トランスミッションゲートで、 8、9、12、及びインパータしるないしるらに てスレーブ前のタッチ回路を構成している。

このような権权にで一つのスチャンレジスタを 構成し、スキャンテータ出力選子32が次段のス

特別平4-72583 (6)

キャンレジスタのマルチプレクサミ のスキャン タータ入力に接続されることで複数段のスキャン レジスタを構成し、これらにでテスト月スキャン 回路鉄置を形成する。

尚、スレープ側のラッテ回路がクロックすと4 との処理様で作成されることより、第1回に示す 回路は第2回a.5 に示す回路と論理的に同じ動 作をする。 京2回りではトランスミッションゲー ト70. ? 1 とインパータ72. 73. 74. 75で スレーブ劇うっチが構成されている。尚、第2図 a,bにおいて第上図に示す構成部分と同じもの にっいては同じ符号を付している。スレーブ劇々 ロック(8)は、第2図8に示すようにノーマルク ロック(C X)とスキャンクロックをマルチプレク スするマルチプレクサ1の出力信号と転送用クロッ タ(TCK)が供給されるNAND回路50の出方 信券をインパータ51を通してきを作っている。 スレーブ劇ラッチの実現方法はこれ以外にも様々 考えられるが、これらの機能はすべて周じになる。 このように構成されるテスト用スチャン国路被

歴における動作を以下に頑明する。

第3回は遺常数作時のタイミングティートであ る。 通常動作時はテストイネーブル(TE)信号と スキャンイネーブル(5m)信号と転送用クロック (TCK)信号がすべて *|*になっている。その ため、ノーマルクロック(CK)がマルナブレクサ しによって岩ばれ、内部マスダクロックタを作る。 第1回に示す構成を育する実施例では、内部スレ イプクロックなは"し"に固定されるのでスレー ブ側ラッチ回路の動作はずによって変配され、第 2図に示す構成の実施例では内部スレイブクロッ クゟはまと同じになる。また、通常動作時にはス キャンイネーブル(S E)信号か "l"になること によってノーマルデータ(D)がマルチブレチテ4 によって選ばれマスタ側ラッチに入力される。こ のようにして通常動作時はノーマルクロック(C K)によってノーマルデータ(D)がラッチされる。 一方、テスト時における動作を行うために、第 4回8及び6に示すように時刻えたおいて信号レベ

ルがひであるクロック選択信号がマルチプレグサ

1に供給され、又、同時頗Aにおいて信号レベル が0であるスキャンイキイブル信号がマルテプシ グサ4に配給される。よってマルチプレグサーは スキャンクロック信号を選択し、マルテプレクサ 4 はスキャンデータを選択する。そして差択した スキャンクロック信号及びスキャンデークをとら にOにする。この状態ではスキャングロック信号 が0であることよりトランスミッションゲート5 がせい状態であるので、マルチプレクサ4が送出 する0のスキャンデータはトランスミッションゲ ート5を介してインパーク10に供給されている。 インパータ10は、供給された0のスキャンデー タを反転し1のスキャンデータとしこのスキャン ヂータをトランスミッションゲート7へ送出する。 しかし現時点ではスキャンクロック信号の信号レ ベルが0 であるのでトランスミッションゲート? はオフ状態となっている。

ここで、男も図。に示すように時刻8にて、ス キャンクロック信号の信号レベルを1に立ち上げ ち。よってこのときトランスミッションゲート5 及び9はオフ状態に変化し、トランスミッションゲート6及び7はオン状態に変化する。しかしトランスミッションゲート7の出力側に珍枝されているトランスミッションゲート8はまだオフ状態であるため、インパータ10とスレーブ側のインパータ13とはまだ遠断されたままである。このように、特別らにてマスク動ラッチ回路にテストアータがホールドされる。

そしてスキャンクロック信号の上述したクロックスキューを考慮し、十分時間が経過した第4関は示す時刻ににて、上述したテスト用のクロック発生報度にてデータ転送用クロック信号の信号レベルを1に立ち上げる。よって時刻ににでトランスミッションゲート12がオフ状態となるので、トランスミッションが一ト12がオフ状態となるので、インパータ13及び16へ供給され、信号レベルが反転されてデータ出力端テ31及びスキャンデータが送出される。又、インパータ13の出力信号はインパータ13の出力信号はインパータ13の出力信号はインパ

特別平4-72583 (フ)

ータ15を介することで信号レベルが反転され1のスキャンデータが反転ダータ出力増予30より 送出される。このように、特別Cにてマスタボラッチ回路のラストデータをスレーブ側ラッチ回路に 送出する。商、上述した時刻8にてスキャンクロック信号の信号レベルが!となることでマスター側のトランスミッションゲート5はこの時点ですフ 状態となるので、マルナブレクサイが送出するスキャンデータがスレーブ製に流れ、結論されているスキャンデータであるテストベクトルを破壊するという問題はなくなる。

次に第4図はに示す時刻Dにでデータ転送用タロック信号の信号レベルをOに立ち下げ、トランスミッションゲート 8 をオフ状態に、トランスミッションゲート 1 2 をオン状態とし、スキャンデータをスレーブ即ラッチ同路にラッテしホールドする。時刻Dの後、第4図はに示すように時刻Eにてスキャンタロック信号の信号レベルをOに立ち下げ、トランスミッションゲート 6 及び7 をオフ状態とトランスミッションゲート 6 及び7 をオフ状態と

も、次のスキャンダータモマスター調ラッチ回絡 に供給する。

以上の動作を繰り返しスキャンデータをスキャンさせながらすべてのスキャンレジスタにスキャンデータをセットする。

そして第5図1の時割Sにボすスレーブ創りロックの立ち上りにて、すべてのスキャンレジスタのスレーブ創にテストデータが入力されるとする。これによってスレーブ側ラッチ出力からテストを 部を される B 路内にテストデータが送出されずストが 筋 だされる。テストデータがスレーブの立ち下り M かされた後、スレーブ側クロックの後、第5図 h の時割 B に 示すように、スキャンイネーブル(SE) 信号レベルを1に立ち上げることによってマルチブレクサ4は、ノーマルデータ(D)を選択してマスタ側ラッチのクロックのの信号レベルは1でホールド されているので、トランスミッションゲート5が オフ状態であり、ノーマルデータ(D)として供給

される遊路のチスト結果はマスタ例ラッチだは供 拾されない。ここで、第5図cの時期Cに示すよ うに、マスタ仰クロック(4)の信号レベルを立 ち下げることによってノーマルデータ人力からチ スト結果がマスタ倒ラッナに供給される。ここで、 第5図gの時側Dに示すようにテストイネーブル (TE)信号シベルを1にする。これによってマル チプレクサーはノーマルクロック(CK)を選択し、 マスタ割りロック申はノーマルクコックで作られ るようになる。このとき、このスチャンレジスタ の選挙動作時のクロックが非同期の場合、テスト 結果によってノーマルクロック(CK)活号レベル が!であったり0であったりする。非同期のステナ ンレグスタでテスト結果がCK信号レベルニ *0 "の場合、TE信号レベルが"l"となってもで スク倒クロック(4)信号レベルは "()"のままで おり、第5亿cの時期をに示すようにSCK信号 レベルは"」"となり、第5箇8に示すようにT を信号レベルが"O"となると、第5図eの時刻 Fに示すようにマステ刻クロック(*)が立ち上り、

ノーマルデータ(ロ)から入力されているチスト特果がマスタ倒ラッチにホールドされる。その鉄ビ 通用クロック(TCK)信号レベルを1にすることによって第5回1の時到Hに示すようにスレープ 側クロック(ロ又はよ)を立ち上げ、テスト結果をスレーブ側ラッチ回路に供給する。これによって 先にスレーブ制に供給されていたテストデータが 破壊されてマスタ側に供給されるチスト結果が登化するが、マスタ側クロッチ(ロ)信号レベルは「1°になっていてホールド状態にあるのでマスタ側ラッチ回路にホールドされている先のテスト結果は影響を受けない。

非同期のスキャンレジスタでテスト特果がC K 信号レベルニ "!"の場合、第6図8の時刻Dに示すようにT E信号レベルが"!"となると、第6図8の時刻J に示すようにマスタ側クロック(タ)は1になる。で信号レベルが"!"になると第6図とに示す時刻をにてS C K 信号レベルが"!"となった数、T E 信号レベルが"0"となるが、このときゃ信号レベルは第6図mに示すように"

符閉平4-72583 (8)

も、のままである。つまり非同類のスキャンレジスタへテスト諸製をホールだするタイミングは、テスト時の存間関スキャンレジスタのノーマルクロック入力に依存する。つまり、非同期スキャンレジスタにおけるノーマルクロック入力がテスト結果に影響を与えるのでノーマルクロック人力の故障を外部から観察することができ、故師後出が向上する。前、第6回に示すられらの時刻と同一である。

次に非同期のセット又はリセットのスキャンレジスタについて説明する。第7日 a. b. c にもいて来!図に記載の様成部分と同じ様成母分については同じ符号を付し、その説明を省略する。スキャンイネイブル(SE)信号は、マルナブレクサ4に供給されるととらに、リセット(R)信号が供給されるAND回路20に供給される。AND回路20の出力信号は、インパータ10の出力信号が供給されるNOR回路21に送出され、NOR回路21の出力は号はトランスにマンョンが

ートをに連出される。又、上記R信号と、テスト (XT)信号とが供給される人ND回路22の出 力雷号は、トランスミッションゲート8の出力信 号が供給されるNOR回路23に選出され、NO R回路23の出力信号はインバータ L4及び15

このようなスキャンレジスクは、マスク劇ラッチとスシーブ劇ラッチが西方非同語にリセットでき、マスク側ラッチのリセットはスキャンイネーブル(SE)信号が「1"ならば有効でSE信号が「0"ならばリセットができない、いわゆる無効となるようになっており、スレーブ劇ラッチのリセットはテスト端子(XT)が11"ならば有効でXTが10"ならば振动になる。

このスキャンレジスタの動作を説明する。第7 図a. b. cのスキャンレジスタの動作は、第3 図ないし茶6図に示すタイミングテャートで説明 できる。今回はこのステャンレジスタが同期式で あり、テスト時ノーマルクロック(CK)が10"に 図定されている第5図のタイミングテャートを用

いて動作の説明を行う。

通常動作を行う時は、第3図に示すようにTE信号が"1"、SE信号が"1"、TCK信号が"1"となっていてノーマルクロック(CK)信号、ノーマルデータ(D)信号がマルチブレッサ1、4でそれぞれ選択されている。またSE信号が"1"なのでマスタ関ラッチのリセット信号(R)が育効になり、かつXT信号が"1"なのでスレーブ側ラッチのリセット信号(R)も存めになっている。そのため通常のリセット付レジスタと同じ値をモする。

0°とする。SE保管が "0°なのでマスタ関ラッチのリセット信号(R)し無効となっているのでスキャンを行っている最中にリセット信号が変化することによってマスタ刺ラッチのテストテータが 吸収されることはない。XT信号が "0°なのでストーブ刺ラッチのリセット信号もマスク側と関係無効にされている。このようにしてテストデータをスキャンをせる時は非問期のリセットに無関係に行うことができる。

すべてのスキ・ソレジスタにテストデータがラッチされた時の説明を行う。第5図1に示す時期をにてテストデータがスレーブ割ラッチに入力される。これによって国路内にテストデータが伝教されずストデータが開始される。第5図1に示す時間入でスレーブ闘ラッチを関してテストデータをホールドした後、SE信号を「1」にする。よってマルナブレクティはノーマルダーク(D)を選択してテスト結員をマスタ関ラッチに送る。国時に、SE信号が「1"になることによってマスタ関ラッチのリセット信号(R)が有効になる。ここでテス

特開平4-72583 (9)

ト競果としてリセット(R)信号が"1"ならばマ スタ明ラッテの内容はジセットされる。しかしす でにスレーブ倒ラッチはホールド状態になってい るのでマスタ側ラッチの内容が変化してもスレー ブ闘ラッチにあるテストデータに影響を与えない。 もしテスト結果としてリセット信号が *O*なら ば、第5図eに示すように時刻Cにてマスタ側ク ロックが立ち下がったとき、テスト結果がノーマ ルタータ入力(D)とマルチブレクサ4を通ってマ スタ側ラッチに送出される。以上のように、テス ト結果としてリセット信号が"1"ならばマスク 倒ラッチは"O"になり、リセット信号が"O"な らはノーマルデータ入力(D)のテスト結果がマス タ刺ラッチに送出される。この状態である図eに 示す時刻ドにでマスタ副クロックを閉じてテスト **結果をマスタ側ラッチにホールドする。この状態** では非同期のリセット(R)信号が育効になってい るのでマスタ例クロックを終じた後、第5図れに 示す時刻のにてS信号を"O"としてリセット信 号を織効にする。この後、第5回1の時刻分にで

スレーブ創ラッチを願いてマスタ劇テスト結果を スレーブ飼ラッチに送出する。彼は第4回に示す タイミングで各レジスタにラッテされたテスト結 袋を頑次シフトでラトして期待ペターンと比較し、 テップの食否判定を行う。同時に次のテストアー タをスチャンインさせる。

以上のように、マスタ都ラッチのセット又はリセットは、スキャンイネイブルで有効と無効を切り替え、スレーブ闘ラッチのセット又はリセットはテストイネイブル信号で有効とはつり替えりのだとすることで、スキャン時はマスタ側にし、アスト時にのみマスタ側のセット又はリセット信号もスキャン方法によってテストすることができる。 最後に、ラッチに対するスキャン回路の設切を行う。スキャン法によってデストすることがあまな。 ほんに、ラッチに対するスキャン回路の設切を行う。スキャン法によってデストするに対対をある。 はなければならないので、内部のラッチをスキャ

リップフロップにする必要がある。健康のスチャ ン用ラッチ回路は第14塁に示す様に速常動作時 段届するラッチをマスタ側とするとスチャン用に スレーブ劇ラッチを付加した形になっている。こ の場合、スキャンデータをテスト時にホールドす るのはマスク倒ラッチとなる。そのためテスト時 仕常にテストデータモホールドして名かなければ ならないが、テストが終わってテスト結果をスチャ ンラッチに取り込む際、マスタ刺ラッチでは今ま でテスト用にホールドしていたテストデータが壁 使され、テスト結果が供給される。その結果、今 までテストデータを送出していたマスタ側ラッチ はテスト結果を送出するようになる。つまりテス ト射災をマスク肌ラッチに供給するとテストダー タが変化し、それが回路を伝わってテスト結果を 変化させる場合が出てくる。最初にテスト結果を マスタ劇ラッテに供給してから、変化したテスト データの影響がテスト銃災に扱われるまでにマス タ似タッナのデータをホールドすれば問題ないが、 タイミングをどうするかとか、クロッタスキュー

の陽風があるので都含良くテスト結果をホールド するのは困難である。

ノレジスタにする場合はマスタースレーブ型のフ

本実施例によるスキャン用ラッチを薬6図ま、
b. cに示す。本実施例のラッチ回路は非同期のセットやリセット付のラッチも対象にできる。マスク割ラッチ回路は、第7回ま、b. cのリセット付スキャンレジスタと同じ構成である。つまり、スキャンイネーブル(SE)途号が"0"のときはマスク側ラッチのリモット場子(R)は無数になり、SE留号が"1"のときはリセット(R)信号が"1"になるとマスク劇ラッチは非国斯にリセットされ、リセット信号が"0"の時はマスタ劇クロックのによってリーマルデータ人刀(D)を人力したりかったりで、第8回でに示する。スレーブのロックによって戦争から作られる内部スレーブクロックによって戦争する。

このスチャンラッチ図路の動作を説明する。通 常動作時はTCK信号が"」"に固定される。そ のため、スレーブ質内部クロックαは"」"に囲

特期平4-72583 (10)

定され、スレーブ節ラッチはとランスペアレント モードで固定される。つまり、スレーブ何ラッチ はマスク側ラッチのバッファとしてあくだけにな るので、運常動作時はマスタ似ラッチの動作をす る。次に、第4国に示すようにテストデータをス キャンさせるとき、最初、スキャングロック(S CK)信号と転送用クロック(TCK)は、両方共 "O"で、スキャンデータ(S 1 X)がマスク側ラッ ナに供給されている。この時点で第4回cの時刻 BにてSCK造身を『1『に立ち上げ、スポッン ダータをマスク倒ラッチにホールドさせる。その 後、第4図dの時刻CにせてCK信号を「! "に 立ち上げ、マスタ側にホールドされているスキャ ンデータをスレーブ倒ラッチに入力し、罪4囚d の時刻DにてTCK宿母を"ひ"に立ち下げてサ ストデータをスレーブ刷タッチにボールドする。 このようにしてから第4図cの特別Eに示すよう にSCK信号を"O"に立ち下げ、次のスキャン データをマスタ例ラッチに入力する。以後この助 作を繰り返してすべてのテストデータを各スキャ

ソレジスタ及びスキャンラッナに入力する。この ようにして第5図しの映到S において、7CX信 骨が *|*になったとき、すべてのテストデータ が各スキャンのスレーブ側ラッチに入力されたと き、テストが開始される。テストが終了するまで テストデータをホールドするため、第5図1の時 刻みに示すようにTCK信号を"り"とする。そ の後、軍5図hの時割Bに示すようにSE信号を ~[~とし、テスト結果をノーマルデータ入力(D) からマスタ側ティテへ入力するか、テスト結果に よるセット文はリセットの値を有効にする。そし て猟5図eに示す時刻CにてSCK信号を"G" として、テスト結果もマスタ倒りっチに入力し、 第5間gに示す時勢Dにてても信号を"1"とす ることによって非同期回路のクロックを行効にす る。こうして、すべてのテスト結果がマスタ側ラッ チに入力された役、第5図cに示す時期をにてS C K 信号を "1"として、第5回aに示す時期F にてTE信号を『し"とすることによって、マス ク側ラッチは非同期回路におけるクロックを無効

にし、テスト結果をホールドする。そして、第5 図 h に示す時間 G にて S E 信号を "0"としてテ スト射銀によるセット又はリセットを無効にした 後、第5 図 g に示す時側 F にて T C K 信号を "1 "としてテスト結果をスレーブ側ラッチに入力し、 第6 図 g に示す時則 F にて T C K 信号を "0"と してテスト結果をスレーブ 順ラッチにホールドす る。このようにして得られたテスト結果も 第4 図 のタイミングでスキャンしながら外部 出力 慎子か らばめ出していき 良否の 例定を行う。 同時に次の テストギータを入力していく。

このように、スレーブ側ラッチのクロックを転送例クロックのみで作成することによって、メキャン用ラッチセルを影成しているので、ラッチセルに対してもスキャンレジスタと同じタイミングで 寿同期やセット又はリセット付きのラッチもスキャン方法でテストすることができる。

[発明の効果]

以上辞述したように本発明によれば、内部クロック信号のクロックスキューを考慮しクロックスキュ

一の影響のない時期にスキャンデータをソフトさせるデータ転送用クロック信号をラッチ部に供給するようにしたので、回路機成によりスキャンレジュタの配置がどのようなものになろうともクロックスキューによるシフト級動作が発生することはなくなる。

マスタ解ラッチのセット又はリセットは、ステャンイネイブルで有効と無効を切り替え、スレーデ解ラッチのセット又はリセットはテストイネイブル信号で有効と無効を切り替え可能とすることで、スチャン時はマスタ側とスレーブ側の両方のセット又はリセットを無効にし、チスト時にのあッスタ側のセット又はリセットを有効にすることによってセット又はリセット信号もスチャン方法によってチストすることができる。

又、スレーブ側ラッチのクロックを転送用クロックのみで作成することによって、スキャン用ラッチセルを形成しているので、ラッチセルに対して もスキャンレジスタと同じタイミングで非国別や セット又はリセット付きのラッチもスキャン方法

转開平4-72583 (11)

でテストすることができる。


4. 図面の簡単な説明

第1図a.b.eは本発明のテスト用スキャン回路 報量の一実施剤における回路図、第2図a,bは 第1塁に示す回路の他の実施例を示す回路図、第 3 図は第1 図に示す回路の過常時の動作を示すり イムテャート、舞り図は第1回ある。に示すテス ト吊スキャン回路鉄道の助作を示すタイムティー +、第5回は本発明の密路装置において非同期の スキャン国路でテスト結果のクロックがりである 場合の動作を示すタイムチャート、第6回は本発 明の回路装置において非国前のスキャン節路でデ スと眩視のクロックが1でおる場合の動作を示す タイムテャート、第7回a、D.cはリセット付ス キャンレジスタ回路の一実施例を示す回路図、第 8回a, も, c はりセット付スキャンタッチ回路の 一晃統例を示す回路圏、第9図は従来のチスト用 スキャン回路装置における回路圏、第10間は都 9回に示すテスト用スキャン回路袋置の動作を示 サタイムチャート、第11回はグロックスキュー


が発生する状態を示す概念図、第12回はクロックスキューを示す図、第13回は従来のスキャン回路を示す図、第14回。. bは従来のスキャン用ラッチ回路を示す図である。


!及び4…マルチプレクサ、 8及び12…トランスミッションゲート。


特許出職人 株式 会社 リ コ ー 代 曜 人 弁理士 背山 郷 外1名



特別平4-72583 (12)










BEST AVAILABLE COPY

特別平4-72583 (13)







BEST AVAILABLE COPY